Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)
標(biāo)簽： Verilog-HDL 實(shí)踐 應(yīng)用系統(tǒng)
上傳時(shí)間： 2013-08-06
上傳用戶：eeworm
精通verilog hdl：IC設(shè)計(jì)核心技術(shù)實(shí)例詳解
標(biāo)簽： Verilog HDL IC設(shè)計(jì) 核心技術(shù)
上傳時(shí)間： 2013-07-24
專輯類----可編程邏輯器件相關(guān)專輯 Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁-18.0M.rar
標(biāo)簽： Verilog-HDL 18.0 210
上傳時(shí)間： 2013-07-23
上傳用戶：小宇NVO
專輯類-可編程邏輯器件相關(guān)專輯-96冊(cè)-1.77G Verilog-HDL實(shí)踐與應(yīng)用系統(tǒng)設(shè)計(jì)-210頁-18.0M.pdf
上傳時(shí)間： 2013-04-24
上傳用戶：vodssv
采用 verilog hdl 語言在Altera 公司的FPGA 芯片上實(shí)現(xiàn)了RISC_CPU 的關(guān)鍵部件狀態(tài)控制器的設(shè)計(jì),以及在與其它各種數(shù)字邏輯設(shè)計(jì)方法的比較下,顯示出使用Verilog
標(biāo)簽： Verilog FPGA HDL 語言
上傳時(shí)間： 2013-07-06
上傳用戶：也一樣請(qǐng)求
verilog hdl程序設(shè)計(jì)教程,一本實(shí)用的教程，值得一看。
標(biāo)簽： Verilog HDL 程序設(shè)計(jì) 教程
上傳時(shí)間： 2013-05-26
上傳用戶：cy_ewhat
夏宇聞教授的數(shù)字系統(tǒng)設(shè)計(jì)教程verilog hdl
標(biāo)簽： VERILOG HDL 數(shù)字系統(tǒng)設(shè)計(jì)
上傳時(shí)間： 2013-07-20
上傳用戶：FFAN
本文利用verilog hdl 語言自頂向下的設(shè)計(jì)方法設(shè)計(jì)多功能數(shù)字鐘，突出了其作為硬件描述語言的良好的可讀性、可移植性和易理解等優(yōu)點(diǎn)，并通過Altera QuartusⅡ 4.1 和ModelSim
標(biāo)簽： Verilog HDL 多功能 數(shù)字
上傳時(shí)間： 2013-07-21
上傳用戶：ve3344
：視頻圖像采集verilog hdl源程序，視頻解碼芯片部分的，可以供參考
標(biāo)簽： verilog HDl 視頻圖像 源程序
上傳用戶：koulian
人民郵電出版社一書的配套光盤,包含書上所有原代碼,特別是狀態(tài)機(jī)部分,值得學(xué)習(xí)
標(biāo)簽： verilog hdl
上傳時(shí)間： 2013-05-30
上傳用戶：鳳臨西北
蟲蟲下載站版權(quán)所有 京ICP備2021023401號(hào)-1
